舆论纲要：鉴于FPGA的VLC源代码与位率遏制安排

为满意微弱型遨游平台上海电视台频搜集收缩模块的运用需要，正文鉴于选定的算法，特意安排一种尺寸小、分量轻、功耗低的嵌入式视频搜集收缩模块。其完全分为三个局部：视频数据搜集模块、鉴于FPGA的视频源代码模块和数据通讯模块。 对准MPEG-4 的VLC算法，在FPGA上实行时生存资源耗费较多和时钟推迟较大的题目，本文华用分级结构搜索表、复制模块和清流线本领，实行了一种较为高效的VLC源代码。所实行的VLC源代码在速率/表面积上都到达较优的截止，归纳情况下时钟频次可达246.822MHz。在仿真和本质运转时不妨每个周期处置一个输出，处置速度符合于暂时的信源采集样品速度及进一步提高。 对于TMN8模子里位率遏制算法在FPGA上的实行，洪量的计划进程会运用较多的FPGA资源。正文确定地点化处置后沿用Verilog硬件刻画谈话实行算法，在实行时对准FPGA的特性对局部计划进程举行了优化处置，如用查表，移位等的贯串代替了除法。所实行的位率遏制算法占用资源较少，本质运转中能较稳固地遏制视频主观品质。 在硬件通路安排中，实行了视频搜集画面、FPGA及步调加载通路、收缩数据通讯节点和电源处置模块那些局部。实行的硬件通路满意微弱型遨游平台上海电视台频搜集收缩模块的需要，不妨扶助鉴于FPGA的视频源代码器运转。