行业舆论：鉴于FPGA的MIPS SOC硬件仿真情况的实行
跟着海内第一款自决常识产权CPU的出生，当咱们期盼龙芯（Godson）不妨在PC以及嵌入式商场上和海外处置器一较上下时，创造芯片组在确定水平上主导了这场比拼的胜败,所以开拓价钱便宜有自决常识产权的能与CPU配系的一系列外层论理通路变成贬低SOC本钱，普及我国电子产物比赛力的要害步骤。鉴于FPGA的SOC调节和测试情况是为之上目的效劳的第一阶段处事。在体例安排进程中，从项手段完全构架到单个模块的简直安排再到所有安排的调节和测试，波及了所有ASIC前者安排和考证过程。其余接洽所波及的多种通讯和议，体例框架结构之类关系常识，均实用于通用SOC安排；体例沿用Verilog HDL谈话实行，可移植性好，体例构造容易扩充，不妨增添各别的 IP（Intellectual Property）模块来供给各别的功效，是暂时最为时髦也是最有后劲的EDA安排本领。作家贯串工程本质名目，在介入实行高速MIPS处置器体例中体例论理芯片的安排后，实行本舆论。舆论重要实行处事如次： 引见了高速嵌入式范围中，一种鉴于FPGA安排的单芯片芯片组处置计划。在对现有 MIPS 芯片举行接洽的普通上，安排了一个与 MIPS微处置器兼容的芯片组构造。该芯片组构造大略，容易实行，且供给了充满的功效。实行了MIPS CPU接口，囊括NAND，SRAM等MEMORY遏制器，以及ATA摆设接口，同声实行了囊括串口（UART），准时器（Timer），阻碍遏制器（IRC）等完备调节和测试体制。经过了功效考证以及速率尝试，处事时钟可到达133MHz，数据传输速度可达20MByte/s，高于国表里同类安排。经过试验截止，不妨得出论断：安排实足满意暂时高速嵌入式体例的本能诉求，稍加变换就不妨符合各别的运用场所，具备很大的适用意旨。
