论文摘要：鉴于双DSP并行处置主遨游仪表露体例的接洽

跟着宇航电子本领的赶快兴盛，主遨游仪表露体例（Primary Flight Display, PFD）所要表露的消息量连接减少，在某些重要飞奇迹态下，对所表露消息的精确性、真实性和及时性的诉求也越来越高，所以，进一步普及PFD中的图形天生和图形表露速率，显得尤为要害。开始，正文对准主遨游仪表露体例对图形天生和表露的刻薄诉求，提出了鉴于搀和式(Hybrid)多处置器并行处置的体例安排计划。该计划沿用共享外部总线、链式扩充总线和散布式并行处置相贯串的体例构造。计划中对其互联搜集的构造模子和工程实行办法，举行了安排和领会；并用“二维PE”阵列模子，安排了模样引导仪和罗盘仪表露体例，对个中的并行算法举行了精细阐明和刻意领会。接着，文中精细引见了PFD体例的构成构造，它由两个DSP和两个FPGA构成“二维PE”阵列，体例沿用高速SRAM保存器动作全彩色（R、G、B）图形帧存，将变革一再、数据量小的远景，与变革慢慢或静止、数据量大的后台图形划分保存，如许，处置器历次仅变换较少的数据量，就可革新画面，进而普及了图形天生速率。其余，沿用双缓存瓜代切换本领，在处置器向个中一组帧存写像素时，由帧存遏制器遏制另一组帧存，将像素送至图形合成遏制器，合成完备视频旗号送至LCD表露，图形分层、合成和表露同声实行，进而进一步加快图形表露。体例中还沿用FPGA来实行图形分层帧存遏制器、图形弥补器和图形合成视频遏制器的功效，普及了体例带宽和处置速率。不只如许，对FPGA举行硬件冗余安排，使软硬件表现更大功效和精巧性。在后续章节中，正文精细引见了反走样算法的表面普通，证领会几种在低辨别率表露器上，能赶快天生高品质图形的本领。计划了在PFD表露体例的安排和运转中，诉求格外刻薄的几个成分间的联系，在夸大外存奢侈和体例本能的基础下，采用了天生高品质图形的折衷算法。并经过对扫描线健将算法，斜弥补算法和矫正弥补算法的接洽和仿真，为进一步接洽弥补算法，供给了工程化参考。其余，还从PCB板的安排和旗号完备性的观点，引见了少许在PCB安排中，该当提防的事变和在调节和测试中赢得的本质体味；经过表面证明和试验截止，说领会在高速PCB安排中，普及旗号的完备性的本领。结果，归纳了本课题接洽所博得的功效及其不及之处，提出了课题进一步深刻接洽的预测及其运用远景。