论文摘要：低功耗SOPC关键技术的研究

SoC是现在和将来集成电路发展的主要方向，并将成为未来集成电路产业的主要支柱。随着设计规模的急剧扩大，功耗成为电子产品的关键指标。低功耗已经成为SoC设计的主要挑战。 低功耗SoC设计包括很多设计层次，本文主要从可综合的逻辑层的设计层次来进行SoC低功耗设计方法的研究。 针对数字电路中大量存在的冗余现象，本文讨论了冗余抑制原理以及相应的冗余抑制技术。为消除时钟信号的冗余跳变，提出了利用时钟两个方向跳变的双边沿触发计数器。为抑制时序电路中的冗余现象，研究了时序电路的门控时钟技术。格雷码的编码方式具有很好的特性：它的相邻编码之间只有一位的不同，根据CMOS动态功耗的模型，可推出格雷码计数器具有良好的低功耗性能。SoC内部，总线的功耗占SoC总功耗的10％～80%，因此总线的低功耗设计很重要，零翻转编码地址总线就是一种降低总线功耗的较好方法。 低功耗对于电子产品来说非常重要，然而在航空系统设计中低功耗技术是一门更为关键的技术。航空总线是航空设备中电子系统的重要部分，总线的功耗又占整个系统功耗的很大一部分。所以对它进行低功耗设计效果很明显。 1553B总线是一种应用非常广泛的航空总线，本文将介绍一些基本概念、1553B总线协议、总线接口控制器的设计方法以及设计一种对提高总线通讯速度很有意义的双口RAM，最后讨论在1553B航空总线当中可以采用的的降低功耗的方法。