舆论摘要：鉴于DSP和FPGA的高速数据搜集体例的安排及实行

跟着计划机本领的飞快兴盛，数据搜集体例获得了普遍的运用，数字旗号处置器件本能的普及，和可编制程序论理器件的连接完备，激动了数据搜集体例的兴盛。暂时，高速数据搜集体例的速度普遍在几MSPS到几百MSPS，经模数变换后的数据经过缓冲保存器送入本能较低的DSP处置器，或经过百般总线送入微型计算机，数据得不到准时处置，难以满意及时性的诉求，且采集样品遏制接口通路需占用洪量的DSP资源和总线资源。正文在对暂时洪量高速数据搜集体例举行接洽和归纳的普通上，提出了一种精巧的通用数据搜集计划，该计划以可编制程序论理器件FPGA为中心，以高本能数字旗号处置器为末座机，实行了数据搜集的功效。本舆论重要接洽的实质和功效如次：经过对暂时采集样品体例优缺陷的比拟，充溢运用可编制程序论理器件的极大兴盛和FPGA精巧性等便宜以及DSP赶快的特性，开拓了高速双通道通用数据搜集体例，每个通道的采集样品率为10MSPS，采集样品精度为14Bits。所有体例环绕FPGA举行开拓，在FPGA里面实行了两个异步FIFO，动作高速ADC和DSP的数据缓存；其余在FPGA里面还实行了鉴于散布式算法的FIR滤波器，使得变换后的数据在加入到FIFO之前先滤波；如许FPGA的资源获得了充溢的运用，减少了DSP的承担，使得DSP特意控制后端数据的处置。其余沿用一片FPGA来实行多个独力器件的功效，省去了构造布线的烦恼，减少了通路板的范围，同声FPGA的屡次可编制程序性，不妨按照安排诉求，在不变换硬件通路的情景下，精巧地举行安排。体例具备构造精细，布线大略，真实性高档便宜。